TLB（快表）

TLB 是芯片的内存管理单元（MMU）的一部分，因此，TLB 是虚拟地址到物理地址翻译的硬件缓存。在每次引用虚拟内存时，硬件首先检查 TLB，以查看是否已保留了所需的翻译（PTE），否则，硬件将检查 TLB。如此这样将执行快速翻译而不必每次都去查阅页表（包含所有翻译）