寄存器组能够同时读两个写一个

理想情况下,在读操作下可以看成组合逻辑;在写的时候才会需要时钟的触发沿(状态单元)

RA RB A B

RW(写地址) data C

clk

Wr 写使能